一、主要特性
● FPGA CycloneV超低延时H.264编解码板 ● 支付分辨率包括 1080p60/50/30/25, 1080i60/50, 720p60/50, 720x576, 720x480 ● ULS支持3G SDI输入/高清HDMI输入 (选择其中一路进行编码) ● ULT支持3G SDI输出 + 高清HDMI输出 ● 缺省色彩空间4:2:0 (可以定制4:2:2的固件) ● 码率可配置 ● 自动检测输入信号的分辨率 ● 编码+百兆以太传输+解码+显示的总系统延时, ● 极低延时固件: 1920x1080p60延时 10ms, 1920x1080p30延时20ms ● 低码率高画质固件: 1920x1080p30延时 50ms以内, 1280x720p60延时25ms以内 ● 快速启动: 上电后启动时间小于100ms ● ULS在输入SDI信号后检测时间2~3秒,然后开始编码 ● ULT在输入视频流后检测时间2~3秒,然后开始解码 ● 尺寸45x70mm, PCB厚度1.2mm
二、硬件组成图
|
|